在招职位如下：
数字ic验证工程师
工作城市：西安
薪资：面议
学历要求：硕士,博士
岗位性质：全职
岗位描述：
薪资：面议
学历要求：硕士,博士
岗位性质：全职
岗位描述：
职位描述： 1、与模拟IP设计团队紧密合作，负责数字电路的前端设计。 2、负责RTL设计，包括：RTL coding，RTL signoff。 3、负责RTL
to Netlist ，包括：Synthesis，DFT，Formal 等。 4、协助芯片测试团队完成测试方案的制定，并完成相关单元测试。
5、撰写详细的设计文档和用户集成手册。 职位要求: 1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。
2、了解先进工艺节点的高速接口类IP协议优先，包括：PCIE，DDR，USB，Serdes等。 3、掌握ASIC设计流程及相关EDA工具。
4、掌握Verilog，熟悉SystemVerilog，对PPA（功耗/性能/面积）设计流程有了解优先。
5、熟练使用Perl/TCL/Python者优先；有数模混合实习经验者优先。
to Netlist ，包括：Synthesis，DFT，Formal 等。 4、协助芯片测试团队完成测试方案的制定，并完成相关单元测试。
5、撰写详细的设计文档和用户集成手册。 职位要求: 1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。
2、了解先进工艺节点的高速接口类IP协议优先，包括：PCIE，DDR，USB，Serdes等。 3、掌握ASIC设计流程及相关EDA工具。
4、掌握Verilog，熟悉SystemVerilog，对PPA（功耗/性能/面积）设计流程有了解优先。
5、熟练使用Perl/TCL/Python者优先；有数模混合实习经验者优先。
数字ic验证工程师（北京）
工作城市：北京
薪资：面议
学历要求：硕士,博士
专业要求：电子科学与技术
岗位性质：全职
岗位描述：
薪资：面议
学历要求：硕士,博士
专业要求：电子科学与技术
岗位性质：全职
岗位描述：
职位描述： 1、与模拟IP设计团队紧密合作，负责数字电路的前端设计。 2、负责RTL设计，包括：RTL coding，RTL signoff。 3、负责RTL
to Netlist ，包括：Synthesis，DFT，Formal 等。 4、协助芯片测试团队完成测试方案的制定，并完成相关单元测试。
5、撰写详细的设计文档和用户集成手册。 职位要求: 1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。
2、了解先进工艺节点的高速接口类IP协议优先，包括：PCIE，DDR，USB，Serdes等。 3、掌握ASIC设计流程及相关EDA工具。
4、掌握Verilog，熟悉SystemVerilog，对PPA（功耗/性能/面积）设计流程有了解优先。
5、熟练使用Perl/TCL/Python者优先；有数模混合实习经验者优先。
to Netlist ，包括：Synthesis，DFT，Formal 等。 4、协助芯片测试团队完成测试方案的制定，并完成相关单元测试。
5、撰写详细的设计文档和用户集成手册。 职位要求: 1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。
2、了解先进工艺节点的高速接口类IP协议优先，包括：PCIE，DDR，USB，Serdes等。 3、掌握ASIC设计流程及相关EDA工具。
4、掌握Verilog，熟悉SystemVerilog，对PPA（功耗/性能/面积）设计流程有了解优先。
5、熟练使用Perl/TCL/Python者优先；有数模混合实习经验者优先。
模拟ic设计工程师
工作城市：西安
薪资：面议
学历要求：硕士,博士
专业要求：微电子科学与工程
岗位性质：全职
岗位描述：
薪资：面议
学历要求：硕士,博士
专业要求：微电子科学与工程
岗位性质：全职
岗位描述：
职位描述： 1. 参与模拟IP的电路设计、仿真、验证和调试工作，包括Serdes，MIPI，USB，DDR，PCIE，LVDS，HDMI PHY等。 2.
负责模拟IP的版图规划，和版图设计团队合作完成相关版图工作。 3. 协助芯片测试团队制定测试方案，完成模拟IP相关的测试与验证工作。 4.
协助完成模拟IP在SOC芯片中的集成、验证及后端物理设计。 5. 撰写详细的设计文档。 职位要求 1. 微电子及电子类相关专业，硕士及以上学历。 2.
熟悉模拟芯片设计流程及相关EDA工具使用，熟悉模拟芯片版图。 3. 具备使用实验室基本测试设备进行测试并Debug能力。
负责模拟IP的版图规划，和版图设计团队合作完成相关版图工作。 3. 协助芯片测试团队制定测试方案，完成模拟IP相关的测试与验证工作。 4.
协助完成模拟IP在SOC芯片中的集成、验证及后端物理设计。 5. 撰写详细的设计文档。 职位要求 1. 微电子及电子类相关专业，硕士及以上学历。 2.
熟悉模拟芯片设计流程及相关EDA工具使用，熟悉模拟芯片版图。 3. 具备使用实验室基本测试设备进行测试并Debug能力。
模拟ic设计师
薪资：面议
学历要求：硕士,博士
专业要求：微电子科学与工程,集成电路设计与集成系统
岗位性质：全职
岗位描述：
学历要求：硕士,博士
专业要求：微电子科学与工程,集成电路设计与集成系统
岗位性质：全职
岗位描述：
职位描述： 1. 参与模拟IP的电路设计、仿真、验证和调试工作，包括Serdes，MIPI，USB，DDR，PCIE，LVDS，HDMI PHY等。 2.
负责模拟IP的版图规划，和版图设计团队合作完成相关版图工作。 3. 协助芯片测试团队制定测试方案，完成模拟IP相关的测试与验证工作。 4.
协助完成模拟IP在SOC芯片中的集成、验证及后端物理设计。 5. 撰写详细的设计文档。 职位要求 1. 微电子及电子类相关专业，硕士及以上学历。 2.
熟悉模拟芯片设计流程及相关EDA工具使用，熟悉模拟芯片版图。 3. 具备使用实验室基本测试设备进行测试并Debug能力。
负责模拟IP的版图规划，和版图设计团队合作完成相关版图工作。 3. 协助芯片测试团队制定测试方案，完成模拟IP相关的测试与验证工作。 4.
协助完成模拟IP在SOC芯片中的集成、验证及后端物理设计。 5. 撰写详细的设计文档。 职位要求 1. 微电子及电子类相关专业，硕士及以上学历。 2.
熟悉模拟芯片设计流程及相关EDA工具使用，熟悉模拟芯片版图。 3. 具备使用实验室基本测试设备进行测试并Debug能力。
模拟ic设计师
工作城市：上海
薪资：面议
学历要求：硕士,博士
专业要求：微电子科学与工程
岗位性质：全职
岗位描述：
薪资：面议
学历要求：硕士,博士
专业要求：微电子科学与工程
岗位性质：全职
岗位描述：
职位描述： 1. 参与模拟IP的电路设计、仿真、验证和调试工作，包括Serdes，MIPI，USB，DDR，PCIE，LVDS，HDMI PHY等。 2.
负责模拟IP的版图规划，和版图设计团队合作完成相关版图工作。 3. 协助芯片测试团队制定测试方案，完成模拟IP相关的测试与验证工作。 4.
协助完成模拟IP在SOC芯片中的集成、验证及后端物理设计。 5. 撰写详细的设计文档。 职位要求 1. 微电子及电子类相关专业，硕士及以上学历。 2.
熟悉模拟芯片设计流程及相关EDA工具使用，熟悉模拟芯片版图。 3. 具备使用实验室基本测试设备进行测试并Debug能力。
负责模拟IP的版图规划，和版图设计团队合作完成相关版图工作。 3. 协助芯片测试团队制定测试方案，完成模拟IP相关的测试与验证工作。 4.
协助完成模拟IP在SOC芯片中的集成、验证及后端物理设计。 5. 撰写详细的设计文档。 职位要求 1. 微电子及电子类相关专业，硕士及以上学历。 2.
熟悉模拟芯片设计流程及相关EDA工具使用，熟悉模拟芯片版图。 3. 具备使用实验室基本测试设备进行测试并Debug能力。
SERDES系统算法工程师
工作城市：上海
薪资：面议
学历要求：硕士,博士
专业要求：数学与应用数学
岗位性质：全职
岗位描述：
薪资：面议
学历要求：硕士,博士
专业要求：数学与应用数学
岗位性质：全职
岗位描述：
职位要求： 1. 通信工程，电子信息及应用数学等相关专业硕士及以上学历，博士优先。 2.
熟悉PAM4/NRZ等调制格式，包括格雷编码，眼图分析，BER计算等；了解CDR, FFE, DFE,
MLSE等DSP算法的原理，并且编写过相关代码进行实现。 3.
熟悉各类信道损伤（高频损伤，低频损伤，时钟抖动等）并且能对其进行相关建模分析，包括获取信道的IPR，频谱响应，SNR计算等。 4.
有良好的编程基础，能熟练使用MATLAB/PYTHON进行相关仿真建模。 5. 对FEC编码有一定了解，例如RS(544,514),对纠后BER有一定概念。
6. 有坚实的数理基础，掌握通信原理和数字信号处理的相关知识。 7. 有丰富的文献或专利的阅读经验，懂得如何从中抽取有用信息来解决问题。 职位描述： 1.
针对高速SERDES系统中的各类信道损伤设计相对应的DSP算法进行补偿，包括算法调研、原型验证、定点化设计以及算法文档编写等。 2.
与RTL数字设计团队的同事合作，参与算法PPA优化的迭代，配合完成算法代码与RTL电路的bitmatch工作。 3.
通过追踪协议标准或者与产品部门讨论获取初步的系统性能指标，使用或者设计性能分析工具来确认指标的合理性并参与相关制定。 4.
参与系统仿真建模工作，对常见的各类信道损伤以及电路器件能进行建模并输出相对应的波形，与实际系统波形进行correlation验证。
熟悉PAM4/NRZ等调制格式，包括格雷编码，眼图分析，BER计算等；了解CDR, FFE, DFE,
MLSE等DSP算法的原理，并且编写过相关代码进行实现。 3.
熟悉各类信道损伤（高频损伤，低频损伤，时钟抖动等）并且能对其进行相关建模分析，包括获取信道的IPR，频谱响应，SNR计算等。 4.
有良好的编程基础，能熟练使用MATLAB/PYTHON进行相关仿真建模。 5. 对FEC编码有一定了解，例如RS(544,514),对纠后BER有一定概念。
6. 有坚实的数理基础，掌握通信原理和数字信号处理的相关知识。 7. 有丰富的文献或专利的阅读经验，懂得如何从中抽取有用信息来解决问题。 职位描述： 1.
针对高速SERDES系统中的各类信道损伤设计相对应的DSP算法进行补偿，包括算法调研、原型验证、定点化设计以及算法文档编写等。 2.
与RTL数字设计团队的同事合作，参与算法PPA优化的迭代，配合完成算法代码与RTL电路的bitmatch工作。 3.
通过追踪协议标准或者与产品部门讨论获取初步的系统性能指标，使用或者设计性能分析工具来确认指标的合理性并参与相关制定。 4.
参与系统仿真建模工作，对常见的各类信道损伤以及电路器件能进行建模并输出相对应的波形，与实际系统波形进行correlation验证。
数字ic设计工程师
工作城市：成都
薪资：面议
学历要求：硕士,博士
专业要求：电子科学与技术
岗位性质：全职
岗位描述：
薪资：面议
学历要求：硕士,博士
专业要求：电子科学与技术
岗位性质：全职
岗位描述：
职位描述： 1、与模拟IP设计团队紧密合作，负责数字电路的前端设计。 2、负责RTL设计，包括：RTL coding，RTL signoff。 3、负责RTL
to Netlist ，包括：Synthesis，DFT，Formal 等。 4、协助芯片测试团队完成测试方案的制定，并完成相关单元测试。
5、撰写详细的设计文档和用户集成手册。 职位要求: 1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。
2、了解先进工艺节点的高速接口类IP协议优先，包括：PCIE，DDR，USB，Serdes等。 3、掌握ASIC设计流程及相关EDA工具。
4、掌握Verilog，熟悉SystemVerilog，对PPA（功耗/性能/面积）设计流程有了解优先。
5、熟练使用Perl/TCL/Python者优先；有数模混合实习经验者优先。
to Netlist ，包括：Synthesis，DFT，Formal 等。 4、协助芯片测试团队完成测试方案的制定，并完成相关单元测试。
5、撰写详细的设计文档和用户集成手册。 职位要求: 1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。
2、了解先进工艺节点的高速接口类IP协议优先，包括：PCIE，DDR，USB，Serdes等。 3、掌握ASIC设计流程及相关EDA工具。
4、掌握Verilog，熟悉SystemVerilog，对PPA（功耗/性能/面积）设计流程有了解优先。
5、熟练使用Perl/TCL/Python者优先；有数模混合实习经验者优先。
（2026届校招）数字后端工程师
工作城市：成都
薪资：面议
学历要求：硕士,博士
岗位性质：全职
岗位描述：
薪资：面议
学历要求：硕士,博士
岗位性质：全职
岗位描述：
职位描述： 1. APR: a. Floorplan : physical constraint 设定 b. CTS : CTS constraint 设定
c. RC 抽取 d. 时序及功耗分析、优化及收敛 2. APR flow 开发及维护，持续改善 APR 流程。 3. IR/EM 分析: TOP /
SUBSYS / IP level IR 分析 (Static IR/ Dynamic IR/ Signal EM / Ramp up) 4.
Physical Verification : a. 创建及维护 BE Physical Verification 流程, 主要产生让APR方便使用PV的环境
b. Top (whole chip) / subsys / IP level Physical Verification相关工作，如 : DRC / LVS
/ ANT / PAD DRC / …等。 c. PV Command file 设定 for TOP / SUBSYS / IP level design,
修改、新增及测试。 职位要求： 1. 具备 C/C++ or Perl/TCL/C-shell 脚本开发能力 2. 熟悉业界标准之 PV / APR / RC
/ STA / IR / EM 等工具 3. 微电子/集成电路/资讯工程等相关科系毕业。有相关实习经验佳。
c. RC 抽取 d. 时序及功耗分析、优化及收敛 2. APR flow 开发及维护，持续改善 APR 流程。 3. IR/EM 分析: TOP /
SUBSYS / IP level IR 分析 (Static IR/ Dynamic IR/ Signal EM / Ramp up) 4.
Physical Verification : a. 创建及维护 BE Physical Verification 流程, 主要产生让APR方便使用PV的环境
b. Top (whole chip) / subsys / IP level Physical Verification相关工作，如 : DRC / LVS
/ ANT / PAD DRC / …等。 c. PV Command file 设定 for TOP / SUBSYS / IP level design,
修改、新增及测试。 职位要求： 1. 具备 C/C++ or Perl/TCL/C-shell 脚本开发能力 2. 熟悉业界标准之 PV / APR / RC
/ STA / IR / EM 等工具 3. 微电子/集成电路/资讯工程等相关科系毕业。有相关实习经验佳。
SERDES系统算法工程师
工作城市：成都
薪资：面议
学历要求：硕士,博士
岗位性质：全职
岗位描述：
薪资：面议
学历要求：硕士,博士
岗位性质：全职
岗位描述：
职位要求： 1. 通信工程，电子信息及应用数学等相关专业硕士及以上学历，博士优先。 2.
熟悉PAM4/NRZ等调制格式，包括格雷编码，眼图分析，BER计算等；了解CDR, FFE, DFE,
MLSE等DSP算法的原理，并且编写过相关代码进行实现。 3.
熟悉各类信道损伤（高频损伤，低频损伤，时钟抖动等）并且能对其进行相关建模分析，包括获取信道的IPR，频谱响应，SNR计算等。 4.
有良好的编程基础，能熟练使用MATLAB/PYTHON进行相关仿真建模。 5. 对FEC编码有一定了解，例如RS(544,514),对纠后BER有一定概念。
6. 有坚实的数理基础，掌握通信原理和数字信号处理的相关知识。 7. 有丰富的文献或专利的阅读经验，懂得如何从中抽取有用信息来解决问题。 职位描述： 1.
针对高速SERDES系统中的各类信道损伤设计相对应的DSP算法进行补偿，包括算法调研、原型验证、定点化设计以及算法文档编写等。 2.
与RTL数字设计团队的同事合作，参与算法PPA优化的迭代，配合完成算法代码与RTL电路的bitmatch工作。 3.
通过追踪协议标准或者与产品部门讨论获取初步的系统性能指标，使用或者设计性能分析工具来确认指标的合理性并参与相关制定。 4.
参与系统仿真建模工作，对常见的各类信道损伤以及电路器件能进行建模并输出相对应的波形，与实际系统波形进行correlation验证。
熟悉PAM4/NRZ等调制格式，包括格雷编码，眼图分析，BER计算等；了解CDR, FFE, DFE,
MLSE等DSP算法的原理，并且编写过相关代码进行实现。 3.
熟悉各类信道损伤（高频损伤，低频损伤，时钟抖动等）并且能对其进行相关建模分析，包括获取信道的IPR，频谱响应，SNR计算等。 4.
有良好的编程基础，能熟练使用MATLAB/PYTHON进行相关仿真建模。 5. 对FEC编码有一定了解，例如RS(544,514),对纠后BER有一定概念。
6. 有坚实的数理基础，掌握通信原理和数字信号处理的相关知识。 7. 有丰富的文献或专利的阅读经验，懂得如何从中抽取有用信息来解决问题。 职位描述： 1.
针对高速SERDES系统中的各类信道损伤设计相对应的DSP算法进行补偿，包括算法调研、原型验证、定点化设计以及算法文档编写等。 2.
与RTL数字设计团队的同事合作，参与算法PPA优化的迭代，配合完成算法代码与RTL电路的bitmatch工作。 3.
通过追踪协议标准或者与产品部门讨论获取初步的系统性能指标，使用或者设计性能分析工具来确认指标的合理性并参与相关制定。 4.
参与系统仿真建模工作，对常见的各类信道损伤以及电路器件能进行建模并输出相对应的波形，与实际系统波形进行correlation验证。