【27届暑期】数字IC综合实现实习生
上海
硕士及以上
电子信息类·计算机类
使用简历深度优化功能，快速提升简历质量
职位介绍
招聘部门：电子 / 半导体
【岗位职责】
1. 逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。
2. 静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。
3. 形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。
4. 设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。
5. 与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。
【任职要求】
1. 微电子、集成电路、电子工程、计算机科学等相关专业，硕士以上学历。
2. 扎实的数字电路知识基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。
3. 熟悉Verilog或SystemVerilog等数字电路设计语言。
4. 熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。
5. 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。
6. 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。
优先条件（符合以下条件者优先考虑）：
1. 有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。
2. 对UPF等低功耗设计流程有实际项目经验。熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。
3. 在形式验证、逻辑综合或STA方面有深入的研究或项目经验。
