DDR-IP用例开发工程师 （base武汉-27届校招）(J12725)

工作职责 1、 熟悉各类别DDR IP和UCIE IP的功能，参与DDR IP和UCIE IP的FPGA原型设计方案，代码开发，仿真调试和上板调试，支持客户的FPGA原型验证； 2、参与芯片回片后DDR系列和UCIE系列IP的调试工作。完成回片bring up，支持进行相关的性能测试，功耗测试和稳定性测试； 3、 基于C语言参与相关标准化测试驱动的开发，配合前端验证和设计工程师输出标准化驱动进行硅前验证，配合测试人员和国内外客户进行硅后调试。 任职资格 1、电子、通信等相关专业本科及以上学历； 2、有基于SOC、IP的FPGA开发经验，熟悉FPGA开发流程，有SOC/IP FPGA原型验证或DDR、开发经验者优先； 3、了解Verilog或者C语言，熟练使用各种高速测试仪器，包括但不限于误码仪、10G以上示波器、网络分析仪等优先； 4、熟悉Python等脚本语言者优先； 5、有过ASIC设计经验，了解VCS Verdi DC等工具使用者优先； 6、未来工作地点意向武汉的同学。