中后端工程师

11.参与高速混合信号电路（如SerDes、PLL、时钟分布、高速驱动器等）的架构理解、模块仿真与性能分析；​2.在导师带领下完成关键模拟单元（如CTLE、DFE、CML/LVDS、基准源等）的设计、仿真与优化；​3.学习版图协同设计流程，协助完成寄生提取、后仿真及可靠性验证；​4.参与芯片测试方案讨论，支持回片数据整理与基础问题定位；​5.整理研究笔记、仿真报告与设计文档，逐步建立工程化思维。1.  本科及以上学历，电子工程、微电子等相关专业；​2.  熟悉IC设计流程；​3.  熟悉verilog、VHDL语言；​4.  有过DFT、PR和封装项目经验者优先；​5.  熟悉Linux，tcl，shell，python等脚本语言者优先