中后端工程师

1.  sdc分析优化、综合、时序分析，和前后端迭代优化PPA；​2.  后端，包括从netlist到GDS的物理设计全流程，包括综合、包括布局布线、电源规划、时钟树生成、静态时序分析、物理验证、电源网络分析和低功耗设计检查等；1.  本科及以上学历，电子工程、微电子等相关专业；​2.  熟悉IC设计流程；​3.  熟悉verilog、VHDL语言；​4.  有过DFT、PR和封装项目经验者优先；​5.  熟悉Linux，tcl，shell，python等脚本语言者优先