（2027届）可测性设计工程师

工作职责 1. 完成SOC芯片DFT设计的架构制定、实现及验证(包括MBIST, Scan, Boundary Scan, JTAG, IP Test, STA等)； 2. 完成DFT pattern的生成、验证等； 3. 支持ATE工程师调试、解决芯片测试过程中的问题； 4. 研究SOC/IP先进的DFT设计架构和方法学，开发新的DFT流程。 任职资格 1. 电子/微电子/通信等相关专业本科及以上学历； 2. 了解IC逻辑设计流程，具备扎实的可测性设计相关理论知识； 3. 有良好的英语阅读和书面沟通能力。