（2027届）数字设计工程师-Serdes

工作职责 1.负责高速接口 IP数字部分RTL设计，如USB/MIPI/PCIE/HDMI等； 2.协同验证团队制定测试计划，支持FPGA原型验证及硅后调试； 3.编写技术文档（Design Spec、CDC报告等）。 任职资格 1.硕士，数字IC设计方向，精通Verilog/SystemVerilog； 2.对高速接口协议及PHY架构有一定了解者； 3.沟通学习能力强，工作细致。