FPGA工程师（J12118）

工作职责：1. 对新算法进行定点、浮点精度分析，并逻辑实现； 2.对常用数据传输接口（SPI、UART、1553、CAN、AXI4、Aurora等）、同步时序、ADC/DAC及传感器采集接口驱动实现； 3.星载FPGA的SRAM时序刷新、EDA纠错、三模冗余、状态机容错等的逻辑实现； 4. FPGA时序冗余设计，比如异常复位、上电自检、寄存器保护等的代码设计；5. 配合结构、硬件等紧密合作，并协助解决相关问题； 任职资格：1、硕士及以上学历，电子信息、自动化、通信、测控技术、微电子等相关专业；2、熟练使用VHDL或verilog开发语言，熟练时序约束、时序优化、跨时钟域处理； 4.了解常用控制接口（SPI、UART、I2C、1553等）、高速通信接口（Aurora、以太网等）等的驱动设计和应用 加分项： 1.具备HLS开发经验的优先；有自动控制常用算法、电机FOC控制等FPGA开发经验优先。