公司简介：
湖南泛联新安信息科技有限公司成立于2017-07-03，法定代表人为魏书宁，注册资本为511.586万元，统一社会信用代码为91430100MA4LUUUD6W，企业注册地址位于湖南省长沙市开福区月湖街道匍园路71号马栏山信息港1栋5-6层，所属行业为软件和信息技术服务业，经营范围包含：一般项目：软件开发；集成电路设计；技术服务、技术开发、技术咨询、技术交流、技术转让、技术推广；信息技术咨询服务；信息系统集成服务；专业设计服务；工业工程设计服务；工程和技术研究和试验发展；科技中介服务；数据处理和存储支持服务；组织文化艺术交流活动；会议及展览服务；市场调查（不含涉外调查）；网络技术服务；物联网技术研发；人工智能基础软件开发；人工智能应用软件开发（除依法须经批准的项目外，凭营业执照依法自主开展经营活动）。许可项目：检验检测服务（依法须经批准的项目，经相关部门批准后方可开展经营活动，具体经营项目以相关部门批准文件或许可证件为准）。企业当前经营状态为存续。在招职位如下：
算法工程师（EDA产品方向）
工作城市：长沙
薪资：6k-12k
学历要求：硕士,博士
岗位性质：实习
岗位描述：
薪资：6k-12k
学历要求：硕士,博士
岗位性质：实习
岗位描述：
岗位职责：
1.负责InfinitPro原型验证系统中图划分（Graph Partitioning）算法的研究、设计与实现，包括网表级（netlist-level）和图级（graph-level）的划分算法
2.针对大规模数字电路的网表结构，设计高效的层次化图划分策略，优化切割边数（cut count）、信号延迟、布线拥塞等多目标约束
3.研发和优化基于KL/FM、多级划分（Multilevel Partitioning）、谱划分（Spectral Partitioning）、hMETIS等经典或前沿算法的改进方案
4.探索基于强化学习、图神经网络（GNN）等AI方法的智能化图划分，提升划分质量与自动化程度
5.参与InfinitPro原型验证系统的整体架构设计，将算法集成到EDA工具链中，并配合软件工程师完成工程化落地
6.分析客户设计案例，定位划分瓶颈，持续优化算法在真实大规模芯片设计上的性能表现
任职要求：
1.计算机、数学、运筹学或相关专业，硕士及以上学历
2.扎实的图论基础，熟悉图划分核心算法（如KL/FM、Multilevel Partitioning、hMETIS、Metis等）
3.熟练掌握C/C++，具备良好的数据结构和算法工程能力
4.熟悉组合优化问题建模，了解超图划分（Hypergraph Partitioning）与均衡约束（balance constraint）处理
5.有良好的英语读写能力，能阅读EDA及算法领域顶会论文（DAC、ICCAD、TCAD、DATE等）并复现关键方法
加分项：
1.博士学位或在顶级EDA/算法会议/期刊上发表过相关论文
2.有FPGA/ASIC原型验证（Prototyping）或逻辑综合（Logic Synthesis）经验
3.了解硬件描述语言（Verilog/VHDL）及数字电路网表格式（如EDIF、Verilog netlist等）
4.掌握Python，熟悉ML/DL框架（PyTorch/TensorFlow），有GNN或强化学习相关研究或工程经验
5.有开源或商业EDA工具（如Yosys、ABC、Vivado、Quartus、Synplify等）使用或开发经验
6.有大规模分布式系统或并行计算（MPI/OpenMP/CUDA）开发经验
注：岗位开放应届校招offer或实习转正式机会，博士研究生实习薪资另议。
1.负责InfinitPro原型验证系统中图划分（Graph Partitioning）算法的研究、设计与实现，包括网表级（netlist-level）和图级（graph-level）的划分算法
2.针对大规模数字电路的网表结构，设计高效的层次化图划分策略，优化切割边数（cut count）、信号延迟、布线拥塞等多目标约束
3.研发和优化基于KL/FM、多级划分（Multilevel Partitioning）、谱划分（Spectral Partitioning）、hMETIS等经典或前沿算法的改进方案
4.探索基于强化学习、图神经网络（GNN）等AI方法的智能化图划分，提升划分质量与自动化程度
5.参与InfinitPro原型验证系统的整体架构设计，将算法集成到EDA工具链中，并配合软件工程师完成工程化落地
6.分析客户设计案例，定位划分瓶颈，持续优化算法在真实大规模芯片设计上的性能表现
任职要求：
1.计算机、数学、运筹学或相关专业，硕士及以上学历
2.扎实的图论基础，熟悉图划分核心算法（如KL/FM、Multilevel Partitioning、hMETIS、Metis等）
3.熟练掌握C/C++，具备良好的数据结构和算法工程能力
4.熟悉组合优化问题建模，了解超图划分（Hypergraph Partitioning）与均衡约束（balance constraint）处理
5.有良好的英语读写能力，能阅读EDA及算法领域顶会论文（DAC、ICCAD、TCAD、DATE等）并复现关键方法
加分项：
1.博士学位或在顶级EDA/算法会议/期刊上发表过相关论文
2.有FPGA/ASIC原型验证（Prototyping）或逻辑综合（Logic Synthesis）经验
3.了解硬件描述语言（Verilog/VHDL）及数字电路网表格式（如EDIF、Verilog netlist等）
4.掌握Python，熟悉ML/DL框架（PyTorch/TensorFlow），有GNN或强化学习相关研究或工程经验
5.有开源或商业EDA工具（如Yosys、ABC、Vivado、Quartus、Synplify等）使用或开发经验
6.有大规模分布式系统或并行计算（MPI/OpenMP/CUDA）开发经验
注：岗位开放应届校招offer或实习转正式机会，博士研究生实习薪资另议。