瑞发科半导体(天津)股份有限公司

岗位职责：1.使用EDA工具完成RTL到GDSII的物理实现流程，包括布局、电源规划、布图、时钟树综合、布线等, 优化芯片的时序、功耗和面积;2.执行DRC、LVS、ERC等验证流程，确保设计符合工艺厂要求, 快速定位并修复物理设计中的违例问题（如时序违规、短路、天线效应等）；3.支持芯片级集成及顶层布线；4.进行功耗分析（IR Drop）及优化;5.开发/优化物理设计脚本，提升设计效率与自动化水平；6.负责版图相关异常情况的改善及性能提升工作；7.负责发现问题、反馈问题，并提出可行性建议；8.完成上级要求的其他工作。任职要求：1.硕士及以上学历，集成电路/微电子/电子科学与技术等相关专业优先考虑；2.熟练应用主流EDA工具,如Innovus/Calibre；3.对半导体器件和集成电路工艺有基本的了解；4.有流片经验优先。

岗位职责：1.分析、设计面向有线应用的高速 (1-64Gb/s)模拟和混合信号集成电路, 例如 PLL, VCOs, ADC, high speed I/O, equalizer, SERDES, CDR等。2.高速CMOS数字电跟的定制化设计。3.指导模拟电路和高速数字电路的布局布线(layout)。4.完成上级安排的其他工作。任职要求：1.硕士及以上学历，计算机、集成电路、电子信息、通信工程等相关专业优先考虑。2.掌握设计和布局布线工具如 Cadence Virtuoso, Cadence Spectre-RF, HSPICE, 或有其它类似仿真和布局布线工具的使用经验。3.熟练掌握以下模拟和混合信号模块； (a).PLL/DLL, regulators, VCOs等。 (b).高速 (multi-Gbps) 接口, 有线driver, receiver, equalizer, etc.。 (c).高速 SERDES, CDR。 (d).高速 ADC, SAR ADC, Pipelined ADC, ADC calibration。4.熟悉并了解SerDes传输系统，熟练使用Cadence Virtuso，Cadence Spectre-RF，HSPICE或其它仿真工具。5.在校期间参加过一些模拟电路的研发工作，有流片经验更佳。6.优秀的学习能力、理解能力、沟通表达能力及团队协作精神。

岗位职责：1.根据客户或市场需求识别参数要求，拆解并制定设计方案及系统架构。2.主导模块规格定义、Verilog RTL 设计与实现。3.进行系统功能定义与算法实现，分析解决开发问题。4.配合软硬件团队达成目标，协助测试计划制定与问题定位。5.完成相关设计文档、项目文档及质量记录的撰写。6.完成上级安排的其他工作。任职要求：1.博士及以上学历，计算机、集成电路、电子信息、通信工程等相关专业优先考虑。2.熟练掌握半导体设计方法及流程,，熟悉综合和静态时序分析。3.熟悉UNIX环境，精通Shell/Perl/TCL/Makefile等脚本语言。4.熟练掌握VHDL/Verilog 等编程语言。5.优秀的学习能力、理解能力、沟通表达能力及团队协作精神。

岗位职责：1.负责制订测试方案，完成参与芯片的功能性测试（或完成硬件中的程序编写与测试工作），并对问题进行跟踪和管理，撰写测试报告、数据手册及应用指南等。2.负责MCU应用场景的验证。3.负责客户原理图和PCB的审核，给出优化方案。4.配合FAE团队为客户提供及时、有效的技术支持，协调公司内部各团队解决产品测试及其客户产品量产过程中的技术问题，必要时给予客户现场支持。5.负责焊接/调试/维护EVB。6.完成上级安排的其他工作。任职要求：1.硕士及以上学历，电子信息、通信工程等相关专业优先考虑。2.熟悉示波器、逻辑分析仪、网络分析仪、信号发生器等工具，掌握C/C++等编程语言。3.优秀的学习能力、理解能力、沟通表达能力及团队协作精神。

岗位职责：1.协助完成数字产品定义，撰写数字设计需求文档。2.负责逻辑模块的验证工作，完成高测试覆盖率的设计和验证报告。3.负责芯片验证覆盖率的收集、分析；验证报告的评审。4.开发测试用例；实现高效率的芯片功能及性能验证，完成验证任务执行和Debug。5.负责数字网表的后仿真，满足TapeOut 需求。6.负责项目相关验证计划的制定，并根据项目的特点制定不同的验证策略、方案。7.完成上级安排的其他工作。任职要求：1.硕士及以上学历，计算机、软件、电子信息、通信工程、电气自动化等相关专业优先考虑。2.熟悉预验证方法（UVM、VMM、OVM 等）、熟悉相关的工具和流程。3.熟悉UNIX环境，精通Shell/Perl/TCL/Makefile等脚本语言。4.熟悉 Verilog,VHDL等开发语言，熟练使用VCS工具完成仿真，调试等。5.优秀的学习能力、理解能力、沟通表达能力及团队协作精神。

岗位职责1.负责芯片高速 SerDes 接口芯片级 SI/PI 仿真、通道建模，完成眼图、抖动、串扰、电源噪声、IR 压降仿真分析，识别设计风险并输出可落地的电路、IO、封装优化方案，支撑前端设计与流片评审。2.负责高速 IO IBIS 模型搭建、提取、校准与版本迭代，基于 SPICE 仿真数据完成高速 SerDes 收发机 IBIS 模型建模、参数提取、完整性校验，输出符合行业规范的可交付 IBIS 模型，支撑板级 SI 仿真与系统联调，完成模型更新、归档与问题迭代优化。3.搭建标准化高速 SI/PI 仿真流程与器件模型库，负责流片前后仿真对标、模型校准、问题根因分析，联动电路、数字、封装、测试团队解决高速接口信号与电源完整性问题。4.开展 PAM4、DFE、CTLE、FFE 高速均衡算法联合仿真验证，分析不同信道损耗、串扰、PVT 工艺角下的 ISI、抖动、BER 性能边界，优化 SerDes 收发机均衡参数。任职要求1.微电子、电子信息、通信工程等相关专业，硕士及以上学历，扎实的 SI/PI 理论基础，熟悉高速 SerDes 收发机基本架构与 NRZ/PAM4 调制原理。2.熟练掌握芯片级 SI/PI 仿真流程，可独立完成高速 SerDes 接口仿真分析；具备高速 IO IBIS 模型提取、建模、校验、交付实战经验。3.熟悉 FFE/CTLE/DFE 均衡原理，能够独立完成 PAM4 高速信道仿真、误码与抖动性能分析。4.具备仿真自动化、数据后处理能力，有流片实测对标、SI/PI 问题定位经验者优先。

岗位职责：1.根据客户或市场需求识别参数要求，拆解并制定设计方案及系统架构。2.主导模块规格定义、Verilog RTL 设计与实现。3.进行系统功能定义与算法实现，分析解决开发问题。4.配合软硬件团队达成目标，协助测试计划制定与问题定位。5.完成相关设计文档、项目文档及质量记录的撰写。6.完成上级安排的其他工作。任职要求：1.硕士及以上学历，计算机、集成电路、电子信息、通信工程等相关专业优先考虑。2.熟练掌握半导体设计方法及流程,，熟悉综合和静态时序分析。3.熟悉UNIX环境，精通Shell/Perl/TCL/Makefile等脚本语言。4.熟练掌握VHDL/Verilog 等编程语言。5.优秀的学习能力、理解能力、沟通表达能力及团队协作精神。

岗位职责：1. 负责数字芯片RTL到门级网表全流程设计实现，完成综合、时序、DFT及PPA优化。2. 使用（Design Compiler，DC）完成逻辑综合、时序约束开发、扫描链插入与优化。3. 使用（PrimeTime，PT）完成时序分析、时序收敛、问题定位及Sign-off；4. 使用（Formality）完成RTL与网表等效性检查，保证设计功能一致。5. 使用（DFT Compiler）完成DFT逻辑集成、扫描链实现与架构优化。6. 使用（TMAX）完成测试向量生成、故障仿真与覆盖率提升。7. 熟练使用TCL、Makefile等编写自动化脚本，提升流程效率。8. 配合前端、验证、后端团队联调，保障芯片顺利流片交付。任职要求：1. 硕士及以上，微电子、集成电路、电子、计算机等相关专业。2. 在校期间有过数字中端设计/芯片流片经验优先。3. 熟练掌握时序 / 功耗 / DFT等相关知识，具备独立编写TCL脚本的能力，熟练使用DC / PT / Formality等工具4. 工作严谨负责，沟通协作良好，对解决中端设计技术问题有热情。

岗位职责：1.分析、设计面向有线应用的高速 (1-64Gb/s)模拟和混合信号集成电路, 例如 PLL, VCOs, ADC, high speed I/O, equalizer, SERDES, CDR等。2.高速CMOS数字电跟的定制化设计。3.指导模拟电路和高速数字电路的布局布线(layout)。4.完成上级安排的其他工作。任职要求：1.博士及以上学历，计算机、集成电路、电子信息、通信工程等相关专业优先考虑。2.掌握设计和布局布线工具如 Cadence Virtuoso, Cadence Spectre-RF, HSPICE, 或有其它类似仿真和布局布线工具的使用经验。3.熟练掌握以下模拟和混合信号模块； (a).PLL/DLL, regulators, VCOs等。 (b).高速 (multi-Gbps) 接口, 有线driver, receiver, equalizer, etc.。 (c).高速 SERDES, CDR。 (d).高速 ADC, SAR ADC, Pipelined ADC, ADC calibration。4.熟悉并了解SerDes传输系统，熟练使用Cadence Virtuso，Cadence Spectre-RF，HSPICE或其它仿真工具。5.在校期间参加过一些模拟电路的研发工作，有流片经验更佳。6.优秀的学习能力、理解能力、沟通表达能力及团队协作精神。

岗位职责：1.负责理解晶圆厂 design rule并根据design rule完成设计工作, 协助晶圆厂MASK JDV的确认。2.负责芯片级顶层布局，整合数字/模拟模块，规划隔离区域、ESD防护电路及IO Pads布局。3.根据原理图，手动绘制高匹配性模拟电路（如ADC/DAC, PLL, OpAmp等）版图，优化晶体管匹配、对称性及寄生参数。4.主导DRC/LVS/ERC/ANT（天线效应）检查，修复工艺相关违例（如密度规则、最小间距、天线比）。5.执行可靠性验证：压降（IR Drop）仿真、电迁移（EM）检查。6.负责版图相关异常情况的改善及性能提升工作，发现问题、反馈问题，并提出可行性建议。7.完成上级安排的其他工作。任职要求：1.**硕士及以上学历，电子信息、集成电路等相关专业优先考虑。2.精通Cadence设计环境(Virtuoso)和验证，如Mentor Calibre。3.熟练掌握设计规则、设备匹配和隔离技术，有模拟版图实习经验者优先考虑。4.优秀的学习能力、理解能力、沟通表达能力及团队协作精神。