信号完整性工程师

岗位职责1.负责芯片高速 SerDes 接口芯片级 SI/PI 仿真、通道建模，完成眼图、抖动、串扰、电源噪声、IR 压降仿真分析，识别设计风险并输出可落地的电路、IO、封装优化方案，支撑前端设计与流片评审。2.负责高速 IO IBIS 模型搭建、提取、校准与版本迭代，基于 SPICE 仿真数据完成高速 SerDes 收发机 IBIS 模型建模、参数提取、完整性校验，输出符合行业规范的可交付 IBIS 模型，支撑板级 SI 仿真与系统联调，完成模型更新、归档与问题迭代优化。3.搭建标准化高速 SI/PI 仿真流程与器件模型库，负责流片前后仿真对标、模型校准、问题根因分析，联动电路、数字、封装、测试团队解决高速接口信号与电源完整性问题。4.开展 PAM4、DFE、CTLE、FFE 高速均衡算法联合仿真验证，分析不同信道损耗、串扰、PVT 工艺角下的 ISI、抖动、BER 性能边界，优化 SerDes 收发机均衡参数。任职要求1.微电子、电子信息、通信工程等相关专业，硕士及以上学历，扎实的 SI/PI 理论基础，熟悉高速 SerDes 收发机基本架构与 NRZ/PAM4 调制原理。2.熟练掌握芯片级 SI/PI 仿真流程，可独立完成高速 SerDes 接口仿真分析；具备高速 IO IBIS 模型提取、建模、校验、交付实战经验。3.熟悉 FFE/CTLE/DFE 均衡原理，能够独立完成 PAM4 高速信道仿真、误码与抖动性能分析。4.具备仿真自动化、数据后处理能力，有流片实测对标、SI/PI 问题定位经验者优先。