高级嵌入式软件开发工程师

主要职能负责新产品的软件开发。组织架构汇报对象：苏州工程总监主要职责• 将需求/规格转化为控制逻辑/软件，并在规定时间内交付高质量项目。• 与跨职能团队合作，设计、开发并优化具备认证的功能安全产品。• 针对基于微控制器的嵌入式系统进行软件设计和优化，以满足严格的功能安全要求。• 执行仿真和分析，优化产品性能，确保其在各种条件和环境下的可靠性。• 使用先进的嵌入式工具和实践方法，解决数字产品的复杂问题。• 提供技术专长和支持，解决生产或现场问题。• 熟悉 ARM Cortex-A/R/M 系列处理器架构。• 精通 Verilog/VHDL 硬件描述语言，能够独立完成 FPGA 逻辑设计和时序优化。熟悉 DSP 架构，具有多核调度和中断管理经验。擅长硬件加速算法设计，如 CNN 量化、FFT 流水线处理和实时滤波算法映射。• 关注新技术概念和市场，采用新方法开发创新且低成本的产品，特别是嵌入式领域的软件技术。• 创建和维护产品文档。通过 InTouch 为现场和客户提供技术支持。• 具备良好的团队精神和协作能力。具备良好的沟通技巧，能够清晰表达想法和需求。• 与跨职能工程团队合作，理解项目需求，并在完全符合要求的情况下交付项目。• 根据需要与其他部门沟通协作，确保项目成功。• 能够进行深入研究，并就技术挑战或业务问题提出合理建议。• 基于公司最大利益进行决策。• 对所负责领域的所有结果负责。• 可能需要国内和国际出差。• 完成分配的其他任务。任职要求• 电气与电子工程、计算机与电子工程或相关领域本科及以上学历。• 至少 8 年相关工程经验。• 扎实的编程能力，熟悉函数式编程语言（如 C）、面向对象设计与编程语言（如 C++、Python），能阅读和理解元器件原理图及数据手册。• 具备 ARM/Cortex 知识，熟悉 STM32/TI/Microchip 等平台；精通 Verilog/VHDL 硬件描述语言，能够独立完成 FPGA 逻辑设计和时序优化。熟悉 DSP 架构，具有多核调度和中断管理经验；擅长硬件加速算法设计，如 CNN 量化、FFT 流水线处理和实时滤波算法映射。优先（非必须）的教育与经验• 具备嵌入式 Linux/FreeRTOS 开发经验；精通 SPI、I2C、Camera Link、USB 3.0 等接口的嵌入式驱动开发，能够实现传感器与处理器之间的高速数据交换。• 熟悉模拟电路与数字电路。• 拥有嵌入式设备的实际开发和调试经验。• 能够并愿意承担责任，适应变化，并在快速变化的工程环境中保持灵活性。• 自我驱动，积极主动，有团队合作精神，渴望学习，愿意接受挑战。